IR Drop이란?, Mesh와 Stack 기법

최근에 High Speed IP 내에 있는 Standard Cell로 이루어진 작은 Cell 하나를 그려볼 수 있는 기회가 생겨 Layout을 해보았다.
그리고 이것을 Layout 하면서 Routing에 관련해서, 자세히는 Power를 연결하는 데에 있어 어떤 것들을 고려하고 어떻게 Layout 해야 할지에 대해 배울 수 있었다.
그 내용 중 중요하게 배운 내용인 IR Drop과 Power를 Layout하는 방법 중 Stack과 Mesh에 대해 정리해보려고 한다.
 

TR Array에서의 Power Line

Layout을 하게 되면 일반적으로 여러 개의 TR을 여러 줄에 맞추어 Array시키고, 그 내에서 각 node 별로 Metal로 연결해 줄 것이다.
그리고 이 TR이 작동하게 해주는 전원, 즉 Power와 Ground를 연결해줘야 할 것이다.

예를 들어 AND, OR 등 기본적인 논리 회로 Cell인 Standard Cell을 Array하여 구성한 Block에서 Cell의 한 줄 기준 한쪽은 VDD(PWR) Line이 깔려 있고 이 부근에 PMOS들이 배치되며, 다른 한쪽은 VSS(GND) Line이 깔려 있고 이 부근에 NMOS가 배치되어 있다.

오늘의 설명을 도와줄 Standard Cell 2종을 그려보았다. 물론 발로 그려서 일부 Layer는 생략했다.

그리고 이 Standard Cell이 여러 줄로 배치 할 때는 VDD와 VSS가 서로 겹쳐지게끔 매 행마다 위아래를 뒤집어서(Flip) 붙여준다.

매 줄마다 Cell을 상하반전시켜 VDD / VSS가 겹쳐지도록 배치한다.

이렇게 배치한 뒤 VDD 및 VSS를 Block 밖에서도 연결될 수 있도록 묶어줘야 한다. 그렇지 않으면 LVS에서 분리되어 있는 VDD와 VSS가 하나로 인식되지 않을 것이다.
매 줄마다 그어져 있는 VDD와 VSS를 어떻게 묶어줄까?
당연히 세로 방향으로 사용하는 다음 Metal Layer를 사용하여 가로 줄로 그어져 있는 VDD끼리, VSS끼리 연결해주면 각각 하나의 node로 인식될 것이다.
 

VDD / VSS가 상위 Metal에서 붙어서 하나의 node로 인식된다.

그럼 위 그림처럼 세로 한 줄 그려서 전원을 묶어주면 그걸로 끝일까? 당연히 아닐거다.

IR Drop이란?

Metal Routing을 하는 관점에서 바라보면 Metal은 그 자체적으로도 약간의 저항과 캐패시턴스 성분을 가지고 있다.

위의 개떡같이 그린 그림과 같이 저항, 캐패시터 중에서는 Metal을 사용하는 종류가 있다.
 
결국 TR간 Metal로 Routing을 하게 되면 그 Routing Metal 내에도 저항 성분이 생긴다는 것이다.

그렇다면 만약 Metal routing이 길어져 저항 성분이 커진 상태에서 VDD에 해당하는 전압이 TR까지 도달하면 어떻게 될까?
VDD에 해당하는 전압이 Routing 내 저항 성분을 거치면서 전압 강하가 일어나게 되고, 결국 TR에 도착한 전압은 (VDD - a)V가 될것이다.

Power로부터 멀리 떨어져서 VDD 전압이 Metal 저항에 의해 떨어진다.

 
이러한 전압 강하 현상은 연결된 TR의 비정상적인 동작을 일으킬 수 있고, 정해진 전압에 도달하는 시간이 길어질 수 있기 때문에 속도에 민감할 수 있는 Digital Cell에서 Signal이 정해진 속도에 맞추어 전달되지 못하는 Timing Violation과 같은 문제가 발생할 수 있다.

그렇기 때문에 Layout을 하면서 IR Drop에 유의하여 Metal Routing이 너무 길어지지 않도록 해야 한다.

그럼 위의 예시에서 IR Drop에 유의하여 Layout 하려면 어떻게 해야 할까?
가장 먼저 해줄 수 있는 것은 Power Mesh 구조를 적용해 주는 것이다.

Power Mesh

Power Mesh는 이름 그대로 Power Line을 그물 형태로 쳐주는 것이다.
Power Routing을 일정한 Width, Space를 정해서 규칙적으로 그려주게 되면 자연스럽게 그물 형태가 되는데
이 형태를 보게 되면 이 그물 구조가 촘촘하게 박힐 수록 모든 방향의 Point에 Power가 고르게 연결되어 있고 이는 즉 어느 곳에 위치한 TR이든 Power로부터 균일하게 연결되어 있게 된다.
 

metal로 여러 줄 그물을 쳐주듯이 그려주면 이전 그림의 상황보다 TR가 Power 간 Routing 경로가 짧아진다.

그러면 무조건 Mesh는 촘촘하게 쳐주면 되겠네? 라고 생각하면 또 다른 문제가 생긴다.
TR은 Power만 받는 소자가 아니기 때문에 Gate, Drain에서 들어오고 빠져나가는 Routing이 필요한데, Power로 사용한 Metal이 너무 많이 차지하게 되면 이런 Signal Routing을 해줄 공간이 부족해 질 수 있으니 Layout을 시작하기 전에 Power 및 Signal Routing 기준을 잘 정해놔야 된다.

Metal Stack

위에서 이야기했듯, Metal에는 자체적인 저항 성분이 존재한다.
그리고 Metal Layer의 종류에 따라서 그 저항 성분 차이가 발생한다.
일반적으로는 가장 첫번째로 사용하는 Metal Layer가 저항 성분이 크고 상위 Metal Layer로 갈수록 저항 성분이 작아진다.

예시로 만든 Metal 별 저항 성분이다.

하지만 중간 중간 일부 Metal Layer에서는 저항 성분이 다시 커지는 Layer도 있을 수 있다.
또한 Metal Layer들을 연결하는 Via의 경우에도 Via의 종류(Size)별로 저항 성분을 가지고 있다.

High Speed로 작동하는 IP의 경우 빠르게 작동하는 만큼 내부 TR의 스위칭 간격도 빠를 것이고, 그렇다는 말은 Power를 끌어다 쓰는 일이 많아진다는 의미이다.
때문에 Power를 많이 소모하는 Cell일수록 IR Drop을 고려한 Power Line을 잘 그려야 한다.
단순히 Mesh를 적용해주는 정도에 그치지 않고, 위에 설명한 Metal Layer별 저항 차이를 고려한다면 저항 성분이 큰 Metal은 적게 쓰고, 저항 성분이 적은 Metal Layer를 많이 써주는게 좋을 것이다.
그걸 적용해줄 수 있는 방법이 Metal Stack을 사용하는 방법이다.

Metal Stack을 쌓는다는 것은 이름 그대로 같은 자리에 Metal을 여러 겹 올려준다는 것이다.
예를 들어 Metal1에서 저항 성분이 비교적 큰 Metal5 까지는 그 자리에 쌓아 올려주고, 저항 성분이 적은 Metal6 부터 Mesh를 적용해주면 Metal1부터 Mesh를 적용한 구조보다 IR Drop을 고려했을 때 더 저항 성분을 적게 해줄 수 있을 것이다.

그림 내 Metal7의 경우 설명을 위해 Stack Line이 보이게 피해 그렸다.

이러한 Stack 구조는 단순히 Power에서만 적용하는 것 뿐만 아니라 TR의 Source/Drain에서도 Stack을 쌓아올려 저항이 적은 Metal Layer로 Routing하는 용도로 사용하기도 한다.